Senior ASIC Backend (Physical Design) Engineer

We are seeking an experienced ASIC Backend / Physical Design Engineer to join a high-performing semiconductor team working on advanced, large-scale chip designs. This role focuses on full-chip backend implementation, covering P&R, timing closure, physical verification, and signoff.

Key Responsibilities

• Drive full-chip physical design implementation from netlist to GDS, including:
  • Place & Route (P&R)
  • Timing closure (STA)
  • Power and IR drop analysis
  • Physical verification (DRC/LVS)
• Perform top-level integration and full-chip signoff activities
• Conduct deep analysis and debugging of backend issues (timing, congestion, IR drop, etc.)
• Optimize design for performance, power, and area (PPA)
• Collaborate cross-functionally with frontend, synthesis, and system teams
• Support ECO implementation and design iterations
• Develop and maintain automation scripts to improve flow efficiency

Key Requirements

• Solid experience in ASIC physical design / backend engineering
• Strong hands-on experience with:
  • Cadence Innovus (mandatory), or equivalent P&R tools
• Proven track record in large/advanced node, full-chip projects*(Block-level experience alone is not sufficient)*
• Strong understanding of:
  • Static Timing Analysis (STA) and timing closure
  • Physical verification (DRC/LVS)
  • Power analysis and signoff
• Demonstrated ability in debugging and problem-solving, beyond just running standard flows
• Good scripting skills (Tcl, Python, or Shell)

高级 ASIC 后端工程师（物理设计）

我们正在寻找一位经验丰富的 ASIC 后端 / 物理设计工程师，加入高绩效的半导体团队，参与先进大规模芯片设计项目。该岗位主要负责全芯片后端实现，涵盖布局布线（P&R）、时序收敛、物理验证及最终签核。

主要职责

• 负责从 netlist 到 GDS 的全芯片物理设计实现，包括：
  • 布局与布线（Place & Route, P&R）
  • 时序收敛（Static Timing Analysis, STA）
  • 功耗及 IR Drop 分析
  • 物理验证（DRC / LVS）
• 执行芯片顶层整合及全芯片签核（signoff）工作
• 对后端相关问题进行深入分析与调试（如时序、拥塞、IR Drop 等）
• 进行设计优化，以提升性能、功耗及面积（PPA）
• 与前端、综合（synthesis）及系统团队进行跨团队协作
• 支持ECO（工程变更）实现及设计迭代
• 开发及维护自动化脚本以提升设计流程效率

任职要求

• 具备扎实的ASIC 物理设计 / 后端工程经验
• 熟练使用以下工具之一：
  • Cadence Innovus（必须），或同类 P&R 工具
• 具备先进制程或大规模全芯片项目经验*(仅有 block-level 经验无法满足岗位要求)*
• 深入理解以下内容：
  • 静态时序分析（STA）及收敛
  • 物理验证（DRC / LVS）
  • 功耗分析及 signoff 流程
• 具备优秀的问题分析与调试能力（不仅仅是执行工具流程）
• 具备良好的脚本编写能力（Tcl / Python / Shell）